随着集成电路的小型化发展，芯片功能不断增强、门数不断增大，管脚数也不断增多，芯片相邻管脚之间的距离和PCB上芯片之间的距离越来越小。另外，各种新型的小型化芯片封装技术（如：BGA、COB等）的出现，也使得借助于针床夹具的在线测试因机械探针难于接触高密度的PCB引线而变得越来越困难。但是由于电路板变得更加拥挤，元器件的复杂性也越来越高，而对电路的板级测试要求却越来越严格，这就迫切要求寻找一种办法解决上述矛盾。

一个名为JTAG（Joint Test Action Group）的国际电子制造者组织致力于解决上述问题，他们发展了一种边界扫描技术（Boundary Scan）标准，提供了解决上述矛盾的有效方法。该标准于1990年被IEEE正式采用，即IEEE1149.1 标准。它是在IC的输入输出引脚处放置边界扫描单元（Boundray Scan Cell），并把这些扫描单元依次连成扫描链，然后运用扫描测试原理观察并控制元件边界的信号。在正常工作状态下，这些移位寄存器单元是“透明的”，通过边界扫描单元并行地输入、输出信号，不影响电路板的正常工作。在测试状态时，由BSC串行地存储和读出测试数据。扫描单元也可以串、并行混合地接收和输出数据。

下图给出了这种器件的扫描通路示意图。通过不同的指令或外部管脚使能，JTAG也可用于可编程器件加载。随着集成电路的小型化发展，芯片功能不断增强、门数不断增大，管脚数也不断增多，芯片相邻管脚之间的距离和PCB上芯片之间的距离越来越小。另外，各种新型的小型化芯片封装技术（如：BGA、COB等）的出现，也使得借助于针床夹具的在线测试因机械探针难于接触高密度的PCB引线而变得越来越困难。但是由于电路板变得更加拥挤，元器件的复杂性也越来越高，而对电路的板级测试要求却越来越严格，这就迫切要求寻找一种办法解决上述矛盾。

一个名为JTAG（Joint Test Action Group）的国际电子制造者组织致力于解决上述问题，他们发展了一种边界扫描技术（Boundary Scan）标准，提供了解决上述矛盾的有效方法。该标准于1990年被IEEE正式采用，即IEEE1149.1 标准。它是在IC的输入输出引脚处放置边界扫描单元（Boundray Scan Cell），并把这些扫描单元依次连成扫描链，然后运用扫描测试原理观察并控制元件边界的信号。在正常工作状态下，这些移位寄存器单元是“透明的”，通过边界扫描单元并行地输入、输出信号，不影响电路板的正常工作。在测试状态时，由BSC串行地存储和读出测试数据。扫描单元也可以串、并行混合地接收和输出数据。